(19) 日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許證号

# 第2877462号

(46)発行日 平成11年(1999) 3月31日

(24)登錄日 平成11年(1999)1月22日

(51) Int.CL		織別記号	ΡI			
HOIL	21/8247		HOIL	29/78	371	
	27/115			27/10	434	
	29/783					
	29/792					

前求項の数3(全 13 頁)

(21)出 <del>國</del> 番号	特顯平2-193153	(73)特許権者 999909999 朱式会社東芝
(22)出題日	平成2年(1990)7月23日	神奈川県川崎市幸区堀川町72番地 (72)発明者 遠藤 哲郎
(65)公閏番号	特博平4-79369	神奈川県川崎市幸区小向東芝町1番地
(43)公開日	平成4年(1992)3月12日	株式会社東芝紹合研究所內
審查請求日	平成9年(1997)4月14日	(74)代理人 弁理士 鈴江 武彦 (外3名)
		容查官 正山 堰
		(56)参考文献 特別 昭62-262363 (JP, A) 特別 昭61-20868 (JP, A)
		(58)調査した分野(Int.Cl. <sup>4</sup> , DB名)
		HOIL 29/788
		H01L 21/8247
		HOUL 27/U5

# (54) 【発明の名称】 不排発性半導体記憶装置

1

# (57)【特許請求の範囲】

【語求項1】半導体基板と、

この半導体基板上に格子縞状の薄により分離されてマト リクス配列された複数の往状半導体層と、

各社状半導体層の上面に形成されたドレイン拡散層、前 記溝底部に形成された共通ソース拡散層、および各柱状 半導体層の側壁部の周囲全体を取り囲む電荷蓄積層と制 御ゲートを有し、制御ゲートが一方向の複数の社状半導 体層について追続的に配設されて制御ゲート線となる電 気的書き替え可能な複数のメモリセルと、

前記副御ゲート線と交差する方向の複数のメモリセルの ドレイン拡散層に接続されたビット線と、

を備えたことを特徴とする不恒発性半導体記憶装置。 【語求項2】半導体基板と、

この半導体基板上に格子衛状の操により分離されてマト

2

リクス配列された復数の往状半導体層と、

前記潜艦部に形成された共通ソース拡散層と、

各往状半導体層の下部の周囲の少くとも一部を取り囲む 電荷蓄積層と副御ゲートを有し、その副御ゲートが一方 向の複数の柱状半導体層について連続的に配設されて制 御ゲート線となる電気的書き替え可能な複数のメモリー トランジスタと、

各往状半導体層の上面に形成されたドレイン拡散層と、 各柱状半導体層上部の周囲の少くとも一部を取り囲むゲ 10 一ト電極とを有し、そのゲート電極が前記制御ゲート線 と同じ方向に連続的に配設されてワード線となる複数の 選択ゲート・トランジスタと、

前記副御ゲート領およびワード線と交差する方向の複数 の選択ゲート・トランジスタのドレイン拡散層に接続されたビット線と、 を備えたことを特徴とする不揮発性半導体記憶装置。 【記求項3】半導体基板と

この半導体基板上に格子縞状の操により分離されてマト リクス配列された複数の柱状半導体層と、

前記潜艦部に形成された共通ソース拡散層と、

各往欽半導体層の下部の周囲の少くとも一部を取り囲む 電荷薔薇層と副御ゲートを有し、その副御ゲートが一方 向の複数の柱状半導体層について連続的に配設された電 気的書き替え可能な複数のメモリ・トランジスタと、 各往欽半導体層の上面に形成されたドレイン拡散層と、 各往欽半導体層上部の周囲の少くとも一部を取り囲むよ うに前記制御ゲートと連続的に形成されたゲート電極と を有し、そのゲート電極が一方向の複数の柱状半導体層 について連続的に配設されてワード線となる複数の選択 ゲート・トランジスタと、

前記ワード線と交差する方向の複数の選択ゲート・トランジスタのドレイン拡散層に接続されたビット線と、 を備えたことを特徴とする不恒発性半導体記憶装置。

#### 【発明の詳細な説明】

# [発明の目的]

## (産業上の利用分野)

本発明は、電荷蓄積層と制御ゲートを持つメモリ・トランジスタを用いた電気的書き替え可能な不揮発性半導体記憶装置(EEPROM)に関する。

#### (従来の技術)

EEPROMのメモリセルとして、ゲート部に営荷蓄積層と 制御ゲートを持ち、トンネル電流を利用して電荷整荷層 への電荷の注入、電荷蓄積層からの電荷の放出を行う。 Sh ランジスタ構造のものが知られている。このメモリ セルでは、電荷蓄積層の電荷蓄積状態の相違によるしき 30 い値電圧の相違をデータ "0", "1"として記憶する。例 えば電荷蓄積層として浮遊ゲートを用いたカチャネルの メモリセルの場合、浮遊ゲートに電子の注入するには、 ソース、ドレイン拡散層と基板を接地して制御ゲートに 正の高電圧を印削する。とのとき基板側からトンネル電 流によって浮遊ゲートに電子が注入される。この電子注 入により、メモリセルのしきい。値電圧は正方向に移動す る。浮遊ゲートの電子を放出させるには、制御ゲートを 接地してソース、ドレイン拡散層または基板のいずれか に正の高電圧を印加する。このとき浮遊ゲートからトン 40 ネル電流によって基板側の電子が放出される。この電子 放出により、メモリセルのしきい値電圧は負方向に移動 する。

以上の動作において、電子注入と放出すなわち書き込みと消去を効率良く行うためには、浮遊ゲートと制御ゲートおよび基板との間の容量結合の関係が重要である。 すなわち浮遊ゲートと制御ゲート間の容置が大きいほど、制御ゲートの電位を効果的に浮遊ゲートに任達することができ、書き込み、消去が容易になる。しかし近年の半導体技術の進歩、とくに微細加工技術の進歩によ り、EEFRCMのメモリセルの小型化と大容置化が急速に造んでいる。したがってメモリセル面積が小さくてしかも、浮遊ゲートと制御ゲート間の容量を如何に大きく確保するかが重要な問題となっている。

浮遊ゲートと制御ゲート間の容置を大きくするためには、これらの間のゲート絶縁膜を薄くするか、その誘電率を大きくするか、または浮遊ゲートと制御ゲートの対向面積を大きくすることが必要である。しかし、ゲート絶縁膜を薄くすることは、信頼性上限界がある。ゲート絶縁膜の誘電率を大きくすることは例えば、シリコン酸化膜に代ってシリコン窒素膜等を用いることが考えられるが、これも主として信頼性上間題があって実用的でない。したがって十分な容量を確保するためには、浮遊ゲートと制御ゲートのオーバラップ面積を一定値以上確保することが必要となる。これは、メモリセルの面積を小さくしてEERCMの大容置化を図る上で陰害となる。

また、書き込みおよび消去時にはメモリセルに高電圧を印削するために、業子分離を確実に行うことが必要である。したがって通常のLOCOS法では素子分離領域の面20 績が大きくなり、これもEEPROMの大容量化を阻害する原因となっていた。

# (発明が解決しようとする課題)

以上のようにEFPRMにおいて、メモリセル占有面積を 小さくしてしかも、浮遊ゲートと制御ゲート間の容置を 十分大きく確保することが難しくなっているという問題 があった。

本発明は、この様な問題を解決した。高い書き込み、 消去の効率を持つ大容量化EEPKOMを提供することを目的 とする。

# [発明の構成]

# (課題を解決するための手段)

本発明に係るEEPROMは、半導体基板に格子結状の滞により分離されてマトリクス配列された複数の柱状半導体層の側壁を利用してメモリ・トランジスタが構成される。すなわちメモリ・トランジスタは、各柱状半導体層の上面に形成されたドレイン拡散層、前記滞底部に形成された共通ソース拡散層、および各柱状半導体層の側壁部の周囲全体を取り囲む電荷蓄積層と副御ゲートをもって構成され、副御ゲートが一方向の複数の柱状半導体層について連続的に配設されて制御ゲート線となる。また制御ゲート線と交差する方向の複数のメモリ・トランジスタのドレイン拡散層に接続されたビット線が設けられる。

本発明に係るEEPROMはまた、上述したメモリ・トランジスタの電荷蓄積層と制御ゲートが往状半導体層の下部に形成され、これに重ねて、柱状半導体層の上部にその国田の少くとも一部を取り囲むようにゲート電極が形成された選択ゲート・トランジスタが設けられる。(作用)

50 本発明によるEEPROMのメモリセルは、柱状半導体層の

5

側壁を利用して、柱状半導体層を取り囲んで形成された 電荷器積層および制御ゲートを有するから、小さい占有 面積で電荷蓄積層と制御ゲートの間の容置を十分大きく 確保するこどかできる。また各メモリセルのビット線に 繋がるドレイン拡散層は、それぞれ往状半導体層の上面 に形成され、溝によって電気的に完全に分離されてい る。さらに素子分離領域が小さくでき、メモリセルサイ ズが小さくなる。したがって、優れた書き込み、消去効 率を持つメモリセルを集積した大容量化EEPROMを得るこ とができる。

## (実施例)

以下、本発明の実施例を図面を参照して説明する。 第1図は一実施例のEEPROMのメモリセルアレイを示す 平面図であり、第2図(a)(b)はそれぞれ第1図の A-A' およびB-B' 断面図である。この実施例で は、p型シリコン基板lを用い、この上に格子縞状の藻 3により分離された複数の往状p型シリコン層2がマト リケス配列され、これら善柱状シリコン層2がそれぞれ メモリセル領域となっている。すなわち漢3の底部に所 定厚みの酸化膜4が廻込み形成され、 往状シリコン層2 20 の周囲を取り囲むように、側壁にトンネル酸化膜5を介 して浮遊ゲート6が形成され、さらにその外側に層間絶 縁膜?を介して副御ゲート8が形成されている。副御ゲ ート8は、第1回および第2図(り)に示すように、一 方向の複数のメモリセルについて連続的に配設されて、 制御ゲート線すなわちワード線靴(M.1.M.2,…)となっ ている。漂3の底部には、メモリセルの共通ソース拡散 屋9が形成され、各柱状シリコン屋2の上面には各メモ リセル毎のドレイン拡散層19が形成されている。このよ うに形成されたメモリセルの基板上はCVC酸化膜11によ り覆われ、これにコンタクト孔が開けられて、ワード線 概と交差する方向のメモリセルのドレイン拡散層10を共 通接続するビット線BL (BL1,BL2,…) となるAI配線12が 配設されている。制御ゲート級のバターニングの際に、 セルアレイの端部の柱状シリコン層位置にEPによるマ スクを形成しておいてにその表面に副御ゲート線と連続 する多緒語シリコン膜からなるコンタクト部14を残し、 ここにビット線BLと同時に形成されるAT膜によってワー ド線となるAT配線13をコンタクトさせている。

この様な構造を得るための具体的な製造工程例を、第 40 3回(a)~(e)を参照して説明する。第3回(a)~(e)は、第1図(a)に対応する断面での工程図である。高不純物遺度のp型シリコン基板1に低不純物濃度のp型シリコン層2をエピタキシャル成長させ、その表面にマスク層21を堆積し、公知のEP工程によりフォトレジスト・バターン22を形成して、これを用いてマスク層21をエッチングする(第3図(a))。そしてマスク層21を用いて、反応性イオンエッチング法によりシリコン層2をエッチングして、基板1に達する深さの格子編状の湯3を形成する。これにより、シリコン層2は、 50

柱状をなして複数の島に分離される。その後CVD法によりシリコン酸化膜23を堆積し、これを異方性エッチングにより各柱状シリコン層2の側壁に繋す。そしてn型不純物をイオン弦入によって、各柱状シリコン層2の上面にそれぞれドレイン拡散層10を形成し、滞底部には共通ソース拡散層9を形成する(第3図(b))。

その後、等方性エッチングにより各柱状シリコン層2の層囲のに酸化膜23をエッチング除去した後、必要に応じて斜めイオン注入を利用して各シリコン層2の側壁に10 チャネルイオン注入を行う。チャネルイオン注入に代って、CVによりボロンを含む酸化膜を堆積し、その酸化膜からのボロン鉱散を利用してもよい。そしてCVDシリコン酸化膜4を維積し、これを等方性エッチングによりエッチングにて、漢3の底部に所定厚み廻め込む。その後、熱酸化によって各シリコン層2の周囲に例えば100 A程度のトンネル酸化膜5を形成した後、第1層多結晶シリコン膜を維積する。この第1層多結晶シリコン膜を異方性エッチングによりエッチングして、各シリコン層2の側壁にのみ類して浮遊ゲート6を形成する(第3図20(c))。

次に各柱状シリコン層2の周囲に形成された浮遊ゲート6の表面に層間絶縁膜7を形成する。この層間絶縁膜7はたとえば、CNU機とする。具体的には浮遊ゲート6の表面を所定厚み酸化した後、ブラズマCVICよりシリコン窒化膜を始積してその表面を熱酸化することにより、CNI機を形成する。そして第2層多結晶シリコン膜を始積して異方性エッチングによりエッチングすることにより、制御ゲート8を形成する(第3図(d))。このとき制御ゲート8は、独状シリコン層2の間隔を、第1図の縦方向について予め所定の値以下に設定しておくことによって、マスク工程を用いることなく、その方向に連続する制御ゲート線として形成される。制御ゲート線の一端部には、マスクを用いて柱状シリコン層上にA1配線とのコンタクト部14として多結晶シリコン膜を残しておく。

最後に全面にCVT酸化膜11を維積し、必要なら平坦化 処理を行った後。これにコンタクト孔を開けて、各メモ リセルのドレイン拡散層10に接続されるビット線12、お よび制御ゲート線に接続されるワード線となるAI配線1 2.13を形成する(第3図(e))。

この実施例によるEERCMの動作を簡単に説明する。選択ワード報および選択ビット線に正電位を与えることにより、選択されたメモリセルでチャネル電流が流れ、ドレイン近傍で生成されたホットエレクトロンが浮遊ゲートに注入される。これにより、そのメモリセルのしきい値は正方向に移動する。これが例えばデータ書き込みである。データ消去は、選択ワード報をOVとし、選択ビット線に正電位を与えて、浮遊ゲートの電子を基板側にFNトンネリングにより引き接く。これにより、メモリセルのしきい値は負方向に移動する。データ読出しば、ワー

ド線に所定の読出し電位を与えてセル電流が流れるか否 かにより、 "0"、"1"を判別する。

データ書き込みと消去の双方に、FNトンネリングを利 用することも可能である。この場合書込みは、遵釈ワー 下線に正常位を与え、選択ビット線にGVを与えて、選択 されたメモリセルで基板側から浮遊ゲートに電子をFNト ンネリングにより注入する。

この実施例によれば、格子縞状の潜底部を分離領域と して、柱状シリコン層が配列され、この柱状シリコン層 の周囲を取り囲むように形成された浮遊ゲートを持つメ 10 モリセルが構成されるから、メモリセルの占有面積が小 さい、高集補化EEFROMが得られる。しかも、メモリセル 占有面積が小さいにも拘らず、浮遊ゲートと制御ゲート 間の容置は十分大きく確保することができる。

なお実施例では、マスクを用いることなく各メモリセ ルの制御ゲートを一方向について連続するように形成し た。これは、往状シリコン層の配置が対称的でない場合 に初めて可能である。すなわち、ワード線方向の柱状シ リコン層の隣接間隔を、ビット線方向にそれより小さく することにより、ビット線方向には分解され、ワード線 20 方向に繋がる詞御ゲート線がマスクなしで自動的に得ら れる。これに対して例えば、柱状シリコン層の配置を対 称的にした場合には、PEP工程を必要とする。具体的に 説明すれば、第2層多結晶シリコン膜を厚く堆積して、 FEP工程を経て、制御ゲート線として連続させるべき部 分にこれを残すように選択エッチングする。 ついで第3 塵多結晶シリコン膜を堆積して、実施例で説明したと同 様に側壁残しのエッチングを行う。柱状シリコン層の配 置が対称的でない場合にも、その配置の間隔によっては 実施例のように自動的に連続する制御ゲート級が形成で きないこともある。この鎌な場合にも、上述のようなマ スク工程を用いることにより、一方向に連続する訓御ゲ 一ト線を形成すればよい。

また実施例では、浮遊ゲート構造のメモリセルを用い たが、電荷蓄積層は必ずしも浮遊ゲート構造である必要 はなく、電荷蓄積層を多層絶縁膜へのトラップにより実 現している例えばMMDS標道の場合にも本発明は有効であ

第4図はその様なMHDS構造のメモリセルを用いた場合 の実施例の第2回(a)に対応する断面図である。第2 図と対応する部分には同じ符号を付して詳細な説明は省 略する。電筒蓄積層となる積層絶縁膜24は、トンネル酸 化膜とシリコン室化膜の積層構造、またはその窒化膜表 面にさらに酸化漿を形成した構造とする。

すなわち上面が円形である場合を示している。この柱状 シリコン層の外形は円柱状でなくてもよい。例えば第5 図に示すように、四角形パターンで往状シリコン層を形 成してもよい。ただし、往状シリコン層の大きさが加工 あっても、コーナーに丸みがつく結果、真質的に第1図 と同様のものとなる。

ところで、上記真施例のような1トランジスタ/1セル 構成では、メモリ・トランジスタが過消去の状態すなわ ち、読出し電位がのであってしきい値が負の状態になる と、非選択でもセル電流が流れることになり、不都合で ある。これを確実に防止するためには、メモリ・トラン ジスタのほかに選択ゲート・トランジスタを用いること が望ましい。以下にその様な実施例を説明する。

第6図はそのような実施例のEEPROMの平面図であり、 第7図(a)(b)はそれぞれ第6図のA - A´,B-B′断面図である。これらの図で先の実施例と対応する 部分には先の実施例と同一符号を付して詳細な説明は省 晒する。なお第6図の平面図に於いては、選択ゲート・ トランジスタのゲート電極が連続して形成される選択ゲ ート線は、複雑になるので示していない。

先の実施例と同様に柱状シリコン層2が繰るにより分 離されて配列形成され、各シリコン層2の上面にドレイ ン拡散層10が形成され、潜3の底部に共通ソース拡散層 9が形成される。メモリセルはこの様な柱状シリコン層 2の下部に、先の実施例と同様に、トンネル酸化膜5を 介して浮遊ゲート6が形成され、さらに層間絶縁勝7を 介して制御ゲート8が形成されて、メモリ・トランジス タが構成される。そして往状シリコン層2の上部には、 メモリ・トランジスタと同様にその周囲を取り囲むよう に、ゲート酸化膜31を介してゲート電極32が配設されて 選択ゲート・トランジスタが構成されている。とのトラ ンジスタのゲート電極32は、メモリセルの制御ゲート8 と同様に、制御ゲート線と同じ方向には連続して配設さ れて選択ゲート徐となる。この様にメモリ・トランジス タおよび選択ゲート・トランジスタが、漢の内部に重ね られた状態で埋込み形成される。制御ゲート線は、その 一端部を先の実施例と同様にシリコン層表面にコンタク ト部14として残し、選択ゲート級も制御ゲートと道の鑑 部のシリコン層にコンタクト部15を残して、これらにそ れぞれワード深帆および副御ゲート徐CGとなるAT配線1 3.16をコンタクトさせている。

第8図(a)~(g)はこの実施例のEEPROXの製造工 程を示す第7四(8)に対応する断面図である。p型シ リコン基板1にpr型シリコン層2をエピタキシャル成長 させたウェハを用い、マスクを形成して冥方性エッチン グにより格子縞状の湯3を形成し、各シリコン層2の上 面にドレイン拡散層10,満底部に共通ソース拡散層9を 形成するまでは、先の実施例と同様である(第8回 (a) (b))。その後トンネル酸化膜5を形成した 後、第1層多結晶シリコン膜を堆積し、これを異方性エ ッチングによりエッチングして柱状シリコン層2の下部 側壁に残して、シリコン層2を取り囲む形の浮遊ゲート 5を形成する(第8図(c))。ついで先の実施例と同 限界近くまで小さい場合には、設計バターンが四角形で 50 根に層間絶縁襞6を形成した後、第2層多緒晶シリコン

: .:

膜を縦續し、これを異方性エッチングによりエッチング して、やはり柱状シリコン層2の下部に制御ゲート8を 形成する(第8図(d))。制御ゲート8は、一方向に 連続して制御ゲート級となる。そして不要な層間絶縁膜 7およびその下のトンネル酸化膜2をエッチング除去し た後、C/Dシリコン酸化膜111を堆積し、これをエッチン グして漢3の途中まで、すなわちメモリセルの浮遊ゲー ト?および制御ゲート8が隠れるまで埋め込む(第8図 (e))。その後奪出した往状シリコン層2の上部に熱 酸化により200A程度のゲート酸化膜31を形成した後。 第3層多結晶シリコン膜を維積し、これを異方性エッチ ングによりエッチングしてMDSトランジスタのゲート電 極32を形成する(第8図(1))。このゲート電極32も 制御ゲート線と同じ方向に連続的にバターン形成されて 選択ゲート級となる。選択ゲート級もセルフアラインで 連続的に形成することができるが、メモリセルの制御ゲ ート8の場合に比べて難しい。なぜなら、メモリ・トラ ンジスタ部は2層ゲートであるのに対し、選択ゲート・ トランジスタが単層ゲートであるため、隣接セル間のゲ ート電極間隔が制御ゲート間隔より広いからである。し 20 たがって確実にゲート電極32を連続させるためには、こ れを二層多結晶シリコン構造として、最初の多結晶シリ コン膜についてはマスク工程でゲート電極を繋げる部分 にのみ残し、次の多結晶シリコン膜に対して側壁残しの 技術を利用すれば良い。

なお、制御ゲート級および選択ゲート級はそれぞれ異なる端部において、柱状シリコン屋上面にコンタクト部14.15が形成されるように、多結晶シリコン隣エッチングに際してマスクを形成しておく。

最後にC/Dシリコン酸化膜112を堆積して、コンタクト 30 る。 孔を開けて、A1の蒸着、バターニングにより、ビッチ線 既となるA1配線12, 調剤ゲート線CGとなるA1配線13およ タと び、ワード線域となるA1配線16を同時に形成する(第8 ち、図(g))。

第9図(a)は、この実施例のEPROMの1メモリセルの要部断面構造を平面構造に置き換えて示し、同図(b)は同じく等価回路を示している。

ゲート・トランジスタOsを開き、制御ゲート線CCの設出 し電位を与えて、電流の有無により "o", "1"判別を行う。

10

電子注入にFNトンネリングを利用する場合には、選択制御ゲート線CCIsよび選択ワード線域に高い正常位を与え、選択ビット線BLをGVとして、基板から浮遊ゲートに電子を注入する。

この実施例によれば、遵択ゲート・トランジスタがあるため、過消去状態になっても誤動作しないEEPRCMが得10 われる。

ところでこの実施例では、第9図(a)に示したよう に、週択ゲート・トランジスタQsとメモリ・トランジス タQcの間には鉱散層がない。これは、 往状シリコン層の 側面に選択的に並敢層を形成することが困難だからであ る。したがって、第7図(a)(b)の標準において、 メモリ・トランジスタのゲート部と遺訳ゲート・トラン ジスタのゲート部の間の分離酸化膜はできるだけ薄いこ とが望ましい。特に、ホットエレクトロン注入を利用す る場合には、メモリ・トランジスタのドレイン部に十分 な "H"レベル電位を伝達するために、この分離酸化膜厚 が300~400A程度であることが必要になる。この様な後 小間隔は、先の製造工程で説明したCVDによる酸化膜埋 込みのみでは実際上は困難である。したがってCVD酸化 膜埋込みは浮遊ゲート6および制御ゲート8が露出する 状態とし、選択ゲート・トランジスタ用のゲート酸化の 工程で同時に浮遊ゲート6および制御ゲート8の窓出部 に薄い酸化膜を形成する方法が望ましい。

第10図は上記実施例におけるメモリ・トランジスタ を、第4図の実施例と同様のMNDS構造とした実施例である。

第12図は、一つの柱状シリコン屋にNANO型メモリセルを構成した実施例である。先の実施例と対応する部分には先の実施例と同一符号を付して詳細な説明は省略する。この実施例では、柱状シリコン層2の最下部に選択ゲート・トランジスタ0s1を形成し、その上に3個のメモリ・トランジスタ0s1。Rc2,Qxを重ね、更にその上に選択ゲート・トランジスタ6s2を形成している。この構造は基本的に先に説明した製造工程を繰り返すことにより得られる。

ートの電子を放出させる。一括消去の場合には、共通ソ 第1 図(a)(b)はそれぞれ先の実施例の第7 図 ースに高い正常位を与えれてソース側に電子を放出させ (a)(b)に対応する断面図である。この実施例で ることもできる。該出し動作は、ワード級既により選択 50 は、メモリ・トランジスタの制御ゲート 8 と選択ゲート トランシスタのゲート電極32とを連続的に一体的に形成している。

第1個(a)~(e)はこの実施例の製造工程断面図である。先の実施例と同様のウェハにマスクを用いて滞るをエッチング形成し、ソース拡散層 9 およびドレイン拡散層 10を形成した後、トンネル酸化膜 5 を形成し、柱状シリコン層 2 の下部に浮遊ゲート 6 を形成するまでの工程は、先の実施例と変わらない(第1個(a)~(c))。その後、浮遊ゲート 6 上の層間絶縁膜 7 と選択ゲート・トランジスタ部のゲート酸化膜 31を同時に例 15 図えば熱酸化によって形成し、第2層多結晶シリコン膜の堆積と異方性エッチングによって、制御ゲート 8 部とゲート電極 32部を連続的に形成する(第1個(d))。そしてCVT酸化膜 11によって全面を覆い、これにコンタクト孔を開けてA1配線 12を形成する(第1個(e))。第2

第15図は、この実施例のメモリセルの要部断面構造 を、第8図(a)に対応させて示したものである。

この実施例によるEEPROMの動作も先の実施例と基本的には同様である。ただし、メモリ・トランジスタの制御ゲートと選択ゲート・トランジスタのゲート電極が共通 20であるから、消去動作は、共通ソースSに正常位を与え、ワード線域(すなわち副御ゲート線CG)をOVとして、浮遊ゲートの電子をソース拡散層側に放出させることで行われる。

この実施例によっても、先の実施例と同様の効果が得 ちれる。

第12図および第14図で説明した実施例においても、メモリ・トランジスタとして浮遊ゲート構造に代り、MNEXS 構造を用いることができることはいうまでもない。

#### [発明の効果]

以上述べたように本発明によれば、格子稿状帯によって分離された往状半導体層の側壁を利用して、電荷蓄積層と制御ゲートを待つメモリ・トランジスタを用いたメモリセルを構成することにより、制御ゲートと電荷蓄積\*

\* 層間の容置を十分大きく確保してしかもメモリセル占有 面積を小さくして高集積化を図ったEEPROMを得ることが できる。

## 【図面の簡単な説明】

第1図は本発明の一実施例のEEPROVの平面図、 第2図(a)(b)は第1図のA - A 2 およびB - B 2 断面図、

第3回(a)~(e)は製造工程を示す断面図。 第4回はMNC構造を用いた実施例のEEPRIMを示す断面 図


第5 図は他の実施例のEFROMを示す平面図、 第6 図はさらに他の実施例のEFROMを示す平面図。 第7 図(a)(b)は第6 図のA - A、およびB - B、 断面図、

第8回(a)~(g)はその製造工程を示す断面図、 第9回(a)(b)は平面構造に置き換えて示す断面図 と等価回路図。


第10図はMND構造を用いた実施例のEEPROMを示す断面図

20 第11図はメモリ・トランジスタと選択ゲート・トランジスタの配置を選にした実施例のEEPRGMを示す断面図、第12図はNAND構造とした実施例のEEPRGMを示す断面図、第13図(a)(b)はさらに他の実施例のEEPRGMを示す断面図、第14図(a)(e)はその製造工程を示す断面図、第14図(a)(e)はその製造工程を示す断面図である。1……p型シリコン基板、2……p型シリコン層、3……格子稿状操、4……シリコン酸化炭、5……トンネル酸化炭、6……浮遊ゲート、7……層間総縁膜、8……30 制御ゲート、9……共通ソース拡散層、10……ドレイン拡散層、11……CVC酸化膜、12……AI配線(ビット線)、13……AI配線(ワート線)、14、15……コンタクト部、31……ゲート酸化炭、32……ゲート電極、24……請層能縁膜。


【第4図】




【第9図】




【第1図】




【第15図】




【第6図】





[第11図]


【第3図】



-


(a) (a) (b) (b) (b) (5.5) (a) (a) (a) (a) (a) (b) (b) (b)


【第8図】



\_\_

. .





【第14図】

